(11)特許出關公開番号

許公報(4)

報

(19) 日本国格許庁 (JP)

(43)公開日 平成14年3月22日(2002,3.22)

デーマコート*(参考)

數別配号

(51) Int.Cl.7

21/336 H01L 29/786

5F110 618Z 626B H01L 29/78

警査請求 未請求 請求項の数1 01 (全8 頁)


東京都青梅市新町六丁目16番地の3 株式 數戊都千代田区神田駿河台四丁目 6 牟埼 会社日立製作所デバイス開発センタ内 FF23 GG02 GC25 GC39 HJ 13 HKO5 HKO9 HK34 HK40 HW15 Fターム(参考) 5F110 AA15 AA16 CCO2 DD13 EED4 ED19 EE14 EE32 EE45 FF02 NS2 0017 朱式会社日立製作所 **弁理士 筒井 大和 岩原 ▲祥▼**史 100080001 (11) 田園人 72) 発明者 (74) 代理人 特爾2000-274396(P2000-274396) **平成12年9月11日(2000.9.11)** (21) 出版海导 (22) 出版日

半導体集積回路装置 (54) [発明の名称]

【課題】 いわゆるSOI 基板主表面にMISFETが 形成された半導体集積回路装置に関し、その製造が容易 で、基板電位を安定させることができる技術を提供す 【解決手段】 SOI基板主表面にMISFETが形成 された半導体集積回路装置のシリコン薄膜 (3) を、M |SFETのソース・ドレイン(4、5) 端部から延在 **する空乞層 (9) に接する中性領域 (10) が生ずるよ** SFETのソース・ドレイン(4、5)に低界をかけた との間に、MISFETのゲート電極に対向するよう絶 う形成し、さらに、このシリコン膜 (3) 中の前記MI 場合に反転層が形成される領域と前記中性領域(10)

象層(8)を形成する。

×



【請求項1】 絶縁膜上に形成されたシリコン膜の主表 面にMISFETが形成された半導体集積回路装置であ

ン間上にゲート絶縁膜を介し形成されたゲート電極とを (a) 前記MISFETは、前記シリコン膜中に形成さ れたソースおよびドレインと、このソースおよびドレイ

と、このソースおよびドレイン端部から延在する空名層 (b) 哲語シリコン既は、伯配ソースおよびドレイン と、この空乏層に接する中性領域とを有し、

の間に、前記ゲート電極に対向するよう形成された絶縁 (c) 前記シリコン膜中には、前記ゲート亀極に電界を かけた場合に反転層が形成される領域と前記中性領域と

を特徴とする半導体集積回路装置。

[0001]

[発明の詳細な説明]

【発明の属する技術分野】本発明は、半導体集積回路装 置に関し、特に、SOI (Silicon On Insulator) 基板 上に形成されるMISFET (Metal Insulator Semico nductor Field Effect Transistor)を有する半導体集 積回路装置に適用して有効な技術に関するものである。

シリコン膜 (O. 05~0. 3 m程度) を有する基板 【従来の技術】SO1基板とは、絶縁膜上に形成された さらに、MISFETの両側をフィールド酸化模等で絶 は、そのソース・ドレイン下が前記絶縁膜で絶縁され、 をいい、このシリコン膜上に形成されるMISFET 録すれば完全に絶磔膜で囲まれることとなる。 [0002]

象を抑制し、また、隣接するMISFET間のリーク電 [0003] このような構造によれば、ラッチアップ現 流を低減することができる。

0004

【発明が解決しようとする課題】しかしながら、図12 を動作させると、インパクトイオン化によりドレイン5 に示すように、SOI基板上に形成されるMISFET は、ゲート電極6に印加される電位(以下ゲート電位V Gという)が閾値電位Vt近傍であれば、MISFET がオフ状態でも生じ、MISFETがオフ状態におい て、正孔h+が基板中の中性領域10に溜まり、基板電 **端部で正孔h+が発生する。このインパクトイオン化** 位が不安定となる。

[0005] これに対し、図11に示すようなパルク基 板上に形成されるMISFETの場合は、ドレイン5端 部で発生した前記正孔 h tは基板供給端子 1 1 に流れ込 むため、基板電位は安定している。

曲線に示すように、MISFETのSOI 基板上に形成 されるMISFET ((a) 曲線)の方が、バルク基板 [0006] 従って、図13の亀位-亀流 (NG-1)

上に形成されるMISFET((b)曲線)よりオブ電 流 I off (ゲート電位 Vgが O Vの場合の電流量) が大き く (1off (SO1) > loff (BULK))、その結 果、消費電流が大きくなる。 【0007】一方、図14に示すように絶縁膜上に形成 されたシリコン膜3をMISFETのソース・ドレイン 中性領域が存在しないため、ドレイン5端部で発生した すMISFETは完全空乏型MISFETと呼ばれ、ま た、図12に示すMISFETは部分空乏型MISFE 安定し、オフ電流1offを低域できる。この図14に示 正孔 1 4は、ソース4に流れ込む。従って、基板電位は から延在する空を園の下端よりく薄く形成した場合は、 Tと呼ばれる。

は、シリコン膜3が薄いためシリコン膜中に形成される **拡散局の抵抗が高くなり、この拡散層の抵抗を低くする** ためには、メタルの貼り付け等の特殊な製造工程が必要 く変化するため、シリコン膜厚を精度良く制御する必要 ると、シリコン膜厚をさらに薄くする必要があり、その となる。また、シリコン膜厚により関値館位Vtが大き 性がある。また、微細化に伴い、ゲート長Lgが短くな 【0008】しかしながら、完全空乏型MISFET 製造がさらに困難となる。 【0009】なお、図11、図12および図14の各部 位の機能は、後述する本発明の実粒の形態の場合と同様 [0010] 本発明の目的は、半導体集積回路装置に関 し、その製造が容易で、基板電位を安定させることがで であるためその説明を省略する。

即の記述および添付図面から明らかになるであろう。 [0011] 本発明の前記目的と新規な特徴は、 きる技術を提供することにある。

[0012]

【暇題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 吹のとおりである。

【0013】本発明の半導体集積回路装置は、絶縁膜上 に形成されたシリコン膜主装面にMISFETが形成さ れた半導体集積回路装置であって、(a)前記MISF ETは、前記シリコン膜中に形成されたソースおよびド レインと、このソースおよびドレイン間上にゲート絶殺 **膜を介し形成されたゲート電極とを有し、(b) 前記シ** リコン膜は、前記ソースおよびドレインと、このソース およびドレイン協能から延在する空を層と、この空を層 に接する中性領域とを有じ、(c)前記シリコン膜中に は、前記ゲート電極に電界をかけた場合に反転層が形成 される領域と前記中性領域との間に、前記ゲート電極に 対向するよう形成された絶縁層を有する。

【0014】上記手段によれば、オフ状態(ゲート電位 ドレイン猫部で正孔h+が発生しても、この正孔h+が前 配絶縁層上を通過しソースに流れ込むため、基板電位を VgがVt以下の場合)に、インパクトイオン化により

3

特開平14-083972

5定化することができる。

【発明の実施の形態】以下、本発明の実施の形態を図面 るための全図において、同一の機能を有する部材には同 に基づいて詳細に説明する。なお、実施の形態を説明す **一の符号を付し、その繰り返しの説明は省略する。**

る。このゲート電極6は、酸化シリコン膜7a、7bで コン膜7aが形成され、この酸化シリコン膜7aおよび 形成された埋め込み絶縁膜2およびこの絶縁膜上に形成 ている。また、このソース・ドレイン間上にはゲート酸 【0016】 (実施の形態1) 図1は、本発明の実施の 状態を示す。このSOI基板は、支持基板1、その上に SOI 基板上にnチャネル型MISFETが形成された は、LDD構造のソース4およびドレイン5が形成され ゲート監督6の両側かむった、ソース・ドレインの伝鐵 度領域上にはサイドウォールスペーサ7bが形成されて 覆われている。即ち、ゲート館極6の上部には酸化シリ 化膜(図示せず)を介しゲート電極6が形成されてい 形態1である半導体集積回路装置の要部断面図であり されたシリコン膜3より成る。このシリコン膜3中に

【0017】さらに、シリコン膜3中には、前記ゲート 電極6およびサイドウォールスペーサ76に対向するよ う酸化シリコン膜8(絶縁層)が形成さている。

ち、この中性領域10は、ソース・ドレイン4、5から 【0018】9は空乏層を示し、p型のシリコン膜3と た、10は、シリコン数3中のソース・ドレイン4、5 および空乏層 9 以外の領域である中性領域を示す。即 n型のソース・ドレイン4、5の接合面に生じる。ま 延在する前記空乏層 9 に接するよう形成される。

【0020】また、前記数化シリコン膜8は、ゲート電 示せず) より深く、さらに、前記中性領域10よりも上 【0019】従って、シリコン膜3中の不純物濃度、そ の膜厚、ソース・ドレイン4、5の不純物濃度およびそ 極6に電源電位Vnnを印加した場合に生じる反転層(図 の深さは、前記中性領域10が生じるよう設定される。 に形成されている。

正孔h+が生じた場合、この正孔h+は、酸化シリコン膜 8に阻沓されて、中性領域10に移動することはできず、図中の矢印で示すように、酸化シリコン膜8上を移 合においた、インパクトイオン化によりドレイン結形で 【0021】 次に、図1に示すMISFET中でインパ クトイオン化によりドレイン端部で正孔 h + が生じた場 に、オフ状態 (ゲート電位VgがV t以下の場合) の場 合の正孔h+の動きについて説明する。図2に示すよう 動し、ソース4に流れ込む。

【0022】従って、インパクトイオン化により発生し オフ程成 I_{off} (ゲート框位 V_Gが 0 V の場合の電流量) き、基板電位の安定化を図ることができる。その結果、 た前配正孔 P + が中性領域 10に溜まることを制限で

【0023】また、前述した消費電流を抑制することが できる完全空乏型MISFETと異なり、酸化シリコン **賞8の下部に位置するシリコン膜を容易に厚く形成でき** るため、シリコン膜中に形成される拡散層抵抗を容易に を低減でき、消費電流を抑えることができる。 小さくすることができる。

【0024】さらに、酸化シリコン膜8の上部だけでな 体の膜厚を薄くすることは容易であり、容易にM I S F るため、完全空差型MISFETに要求されるようなシ リコン膜厚の制御の必要性が緩和される。また、微細化 く、シリコン膜 3 全体の膜厚により関値電位 V t が定ま に伴い、ゲート長 Lgが短くなっても、シリコン膜3全 ETを製造することができる。

【0025】一方、ソース・ドレイン4、5中には、絶 段膜8が形成されていないため、図3 (a) に示すよう に、ゲート電位 V_6 が0 Vから V_{DD} に変化した場合に、

の電子がソース4からドレイン5に流れ込み、ドレイン 照)。一時的に増加したドレイン電流 I DSは、ある時定 空乏層 9 が広がり (図中の矢印部)、基板内に過剰の正 孔h+が発生する(図中の中性領域10部)。これらの 正孔hキは、ソース4に流れ込む。この時、その何倍か 電流 I DSが一時的に増加する(図3(b)の I DS参 数:で定常値 I onに落ち着く。

通常 1>>1/1であるため、1>>1/1で動作させ る場合、図3 (a) に示すMISFETは、Ionより大 【0026】ここで、回路の動作周波数を1とすると、 きな駆動力を有することとなる。

ン電流の変化を示す。この場合においては、ドレイン電 【0027】なお、図3 (b) の1_{DB}は、図11に示す ベルク基板上に形成されたMISFETの場合のドレイ 流IDBの一時的な増加は起こらない。

れをベース電流とした場合に、大きなコレクタ電流が流 れるというパイポーラトランジスタ的な動作によるもの 以上にソース4からドレイン5〜電子(電流)が流れ込 む理由は、ソース4をエミッタ、シリコン膜3をベース [0028] ここで、正孔h+のソース4への流れ込み およびドレイン 5 をコレクタと考え、前記正孔 h +の流

ば、その駆動力の増加を図ることができ、回路動作の高 [0029] このように、図1のMISFETによれ 速化を実現することができる。

[0030] 次に、図1に示したSO1基板上に形成さ れたnチャネル型MISFETの製造方法を図4~図9 を用いて説明する。

mのシリコン膜3aが形成された基板を準備する。この・ シリコン膜3 a の表面に10 n mの酸化シリコン膜8 お [0031] 図4に示すように、125 mmの支持基板 1 上に150 n mの酸化シリコン膜2.a を介して60 n よび30nmのシリコン膜3bを順次形成する。

【0032】次に、シリコン膜3b上の素子形成領域A

までドライエッチングし、分離溝を形成した後、この分 ン膜をマスクとして、素子分離領域F下のシリコン膜3 a、3 bを酸化し、酸化シリコン膜2 bを形成する。そ により分離される。なお、酸化シリコン膜2bは、窒化 シリコン膜をマスクに、酸化シリコン膜2 a が臨出する を窒化シリコン膜 (図示せず) で覆い、この窒化シリコ の結果、素子形成領域Aが、酸化シリコン膜2a、2b 維溝に酸化シリコン膜を埋込むことにより形成してもよ 【0033】次いで、窒化シリコン膜を除去し、シリコ ドーズ量4×10¹³cm⁻²のボロン(B)を、5 ke V で打ち込み、シリコン膜3a中にp+層を形成する(図 を、5keVで打ち込み、p-層を形成する。さらに、 ン膜3 bにドーズ量3×1011cm-2のボロン (B)

【0034】次に、図6に示すように、熱酸化によって 積し、さらにタングステン (W) 膜6 bを堆積する。次 シリコン膜3b表面にゲート絶縁膜 (図示せず)を形成 し、吹いで、CVD (Chemical Vapor Deposition) 法 によりリン(P)を添加した多結晶シリコン膜6aを堆 に、W膜6b上に酸化シリコン膜7aを堆積し、この酸 化シリコン膜7 a 上に形成されたレジストパターン(図 示せず)をマスクとして、酸化シリコン膜18をドライ エッチングする。次いで、多結晶シリコン膜 B a および W膜6bをドライエッチングし、多結晶シリコン膜6a およびW膜6 bから成るゲート電極6を形成する。

[0035] 次いで、酸化シリコン膜7 a およびゲート 等のn型不純物を導入し、低濃度のn-型半導体領域4 a、5aを形成する。この低濃度のnー型半導体領域5 a, 4 alt, MISFETのソース4、ドレイン5の-電極6をマスクとしてシリコン膜3a中にヒ業 (As) 部を構成するものである。

【0036】次に、シリコン膜3b、酸化シリコン膜2 bおよび7 a 上に、CVD法により酸化シリコン膜7 b を50nm堆倒し、ドライエッチングすることによりゲ ート電極6および酸化シリコン膜7 aの両側に、図7に 示すようにサイドウォールスペーサ7bを形成する。次 いで、酸化シリコン膜1aおよびサイドウォールスペー サ76をマスクにシリコン膜3bおよび酸化シリコン膜 8をドライエッチングする。

【0037】次いで、図8に示すように、前記工程によ 9 戯出したシリコン模3g上に選択シリコン法によりシ リコン膜3cを堆積する。

[0038] その後、図9に示すように酸化シリコン膜 リコン膜3 cおよび3 a 中にA sをドーズ位4×10l5 4 a とによって L D D 型のソース・ドレイン4、5 が構 4 bを形成する。このn+型半導体領域5b、4 bとサ c m⁻²、80 k e Vで打ち込みn ⁺型半導体領域5 b、 イドウォールスペーサ7b下のn-型半導体領域5a、 7 a およびサイドウォールスペーサ7bをマスクに、

ベルト (Co) 膜をスッパタリング法もしくはCVD法 膜3c装面に形成する。次いで、未反応のCo膜を除去 で10mm堆積し(図示せず)、窒素雰囲気中で熱処理 を施すことにより、コバルトシリサイド3 dをシリコン 【0039】次いで、酸化シリコン膜2b、7a、サイ ドウォールスペーサ 7 b およびシリコン膜 3 c 上に、コ

[0040]以上の工程により、SOI 基板上にnチャ ネル型MISFETが形成される。

で、消費電流を抑えることができ、また、大きな駆動力 の上にシリコン膜3 b、3 cを形成し、酸化シリコン膜 【0041】このように、上述の製造方法によれば、シ リコン膜3 a 上に酸化シリコン膜8 を形成し、さらにそ を有する半導体集積回路装置を容易に製造することがで 8 によりシリコン膜 3 を上下に分離することとしたの

の貼り付け等の特殊な製造工程は不要で、また、シリコ 薄いシリコン膜中の拡散層抵抗を低くするため、メタル め、シリコン膜3bの膜厚のみにより閾値電位V t が大 きく変化することがなく、完全空乏型MISFETに要 求されるシリコン膜厚の制御の必要性が緩和される。ま コン膜全体 (3 a、3 b)の膜厚を薄くすることは容易 【0043】また、本実施の形態において、酸化シリコ によりゲート電極6 およびサイドウォールスペーサ7 b シリコン版3gおよび酸化シリコン版8上にシリコン膜 SFETを形成することとしてもよいが、本実施に形態 め、ゲート電極やソース・ドレインの形成時における合 ン膜8をシリコン膜3a上に形成し、ドライエッチング によれば、シリコン膜3a 土に選択シリコン法によりシ 【0042】即ち、完全空乏型MISFETのように、 を形成した基板上に、通常のMOSプロセスによりMI た、微細化に伴い、ゲート長LGが短くなっても、シリ であり、容易にMISFETを製造することができる。 の形成予定領域のみに酸化シリコン膜を残存させた後、 ン膜厚は、シリコン膜3aと3bの膜厚の和となるた リコン膜3cを自己整合的に形成することができるた わせ余裕やマスクずれを考慮する必要がない。

【0044】さらに、本実施の形態において、ゲート館 【0045】 (実施の形態2) 実施の形態1では、支持 5形成された基板上に、酸化シリコン膜8およびシリコ 極を多結晶シリコン膜 6 a とW膜 6 b の二層構造とした のは、前述の選択シリコン成長時において、多結晶シリ コン膜6a上にシリコン膜が成長することを防止すると 基板1上に酸化シリコン膜2aを介してシリコン膜3a ン膜3 bを順次形成した (図4) が、次のように、二枚 ともに、ゲート電極の高抵抗化を防止するためである。 のバルク基板21A、21Bを張り合わせることによ

【0046】図10 (a) に示すように、二枚のバルク り、図4に示す基板を形成してもよい。

を熱酸化し、100mmの酸化シリコン膜22aを形成 トる。次いで、酸化シリコン膜22a上に220nmの 【0047】一方、他の基板21B上には、酸化シリコ **基板21A、21Bを準備する。このうち、基板21A** ✓膜28を10nm程度形成し、水紫イオン (H⁺)を 多結晶シリコン膜23aを蒸着する (図10 (b))。 **基板表面から110nmの深さに打ち込む(図10**

[0048] 次いで、図10 (c) に示すように、基板 21 Aの表面と基板21Bの表面とを張り合わせ、アニ

(p))

ールを行う。

部(2 3 b)が基板表面に現れ、図4に示す基板と同様 ち込み箇所において、この張り合わせ基板をへきかいす る(図10(d))。この結果、水紫イオンH+の打ち 込み箇所から酸化シリコン膜28までの基板21Bの-[0049] さらに、基板21Bの水紫イオンH+の打 の基板を得ることができる。

【0050】以降は、実施の形態1で説明した製造方法 と同様の方法により、図10 (d) に示す基板上にnチ ヤネル型MISFETを形成することができる。

【0051】以上、本発明者によってなされた発明を実 **歯の形態に基づき具体的に説明したが、本発明は前記実** チャネル型MISFETを倒に説明したが、pチャネル 型MISFETについても適用可能であることは言うま **歯の形態に限定されるものではなく、その要旨を逸脱し** 【0052】特に、実施の形態1および2においてはn ない範囲で種々変更可能であることはいうまでもない。 でもない。

[0053]

【発明の効果】本願において開示される発明のうち代表 **为なものによって得られる効果を簡単に説明すれば、下** 記のとおりである。

に対向するよう絶縁層を形成したので、基板電位を安定 絶縁膜上に形成されたシリコン膜の主要面にMISFE SFETのソース・ドレイン端部から延在する空乏層に SFETのゲート電極に電界をかけた場合に反転層が形 成される領域と前記中性領域との間に、このゲート電極 化させることができ、消費電流の低域を図ることができ Tが形成された半導体集積回路装置のシリコン膜をMI **接する中性領域を有するよう形成し、さらに、このMI** 【0054】本発明の半導体集積回路装置においては、

[図面の簡単な説明]

【図1】本発明の実施の形態1である半導体集積回路装 置の要部断面図である。

【図2】インパクトイオン化により生じた正孔 (h+) の動きを示す図である。

とした場合の状態を示す図であり、(b)は、ゲート電 【図3】 (a) は、ゲート電位Vgが0VからVmに変 位VgがOVからVppに変化した場合のドレイン電流を

【図4】本発明の実施の形態1である半導体集積回路装 【図5】本発明の実施の形態1である半導体集積回路装 蛩の製造方法を示す基板の要部断面図である。

【図6】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す基板の要部断面図である。

【図7】本発明の実施の形態1である半導体集積回路装 蛩の製造方法を示す基板の要部断面図である。

【図8】本発明の実施の形態1である半導体集積回路装 蛩の製造方法を示す基板の要部断面図である。

【図9】本発明の実施の形態1である半導体集積回路装 蛩の製造方法を示す基板の要部断面図である。

【図10】 (a) ~ (d) は、本発明の実施の形態2で **らる半導体集積回路装置の製造方法を示す基板の要部断** 置の製造方法を示す基板の要部断面図である。 面図である。

[図11] バルク基板上に形成されたMISFETのイ ノパクトイオン化により生じた正孔 (h+) の動きを示

【図12】部分空乏型MISFETのインパクトイオン 扩図である。

【図13】部分空乏型もしくはバルク基板上に形成され とにより生じた正孔(h+)の動きを示す図である。

たMISFETの電位-電流(NG-1)曲線を示す図

【図14】 完全空乏型MISFETのインパクトイオン とにより生じた正孔 (h+) の動きを示す図である。

[作号の説明] 支持基板

2 埋め込み絶縁膜

2 a 酸化シリコン膜

2 b 酸化シリコン膜

3 シリコン膜

ツリコン膜

3 ト シリコン版 シリコン膜

コベクトシリサイド

Ð

ソース

ドアイン

n-型半導体領域

n-型半導体領域

n +型半導体領域

n+型半導体領域 ゲート電極 多結晶シリコン膜


W膜


酸化シリコン膜

サイドウォールスペーサ

酸化シリコン膜

10 中柱領域





(2)

(19) 日本国格部庁 (JP)

公職(4) 炸 华 噩 4

特開平9-283766 (11)特許出關公開番号

(43)公開日 平成9年(1997)10月31日

费示值所

(51) Int CL.		機別記号	庁内整理番号	F I			技術3
H01L 2	981/86			H01L ;	82/78	626B	
67	21/12			•	21/12	ပ	
~	87/6			••	23/78	301X	

審査謝水 末謝水 硝水項の数4 〇L (全 4 頁)

(21)出觀番号	岭 觀平8-96505	(71)出間人 000005821	000005821	
(22) 出版日	平成8年(1996)4月18日		松下電器産業株式会社 大阪府門真市大学門真1006番地	
		(72)発明者	入紅 重夫 大阪府門其市大学門真1006番地 松下電器	松下電器
			厳業株式会社内	
		(72)発明者	泰田 補之	
			大阪府門真市大字門真1006番炮 松下電器	松下電器
			産業体式会社内	
		(72) 発明者	森本 環	
			大阪府門真市大字門真1006番地 松下電器	松下電器
			産業株式会社内	
		(74)代理人	(74)代理人 弁理士 施本 智之 (外1名)	_

半導体装置及びその製造方法 (34) [発明の名集]

【課題】 面積をロスすることなく、基板電位を制御す ることができる高性能なS0I型トランジスタを提供す 【解決手段】 SOI構造の基板上にMOS型トランジスタを 8成部4は、ソース、ドレイン領域6およびチャネル領域 印、位置合わせ用プラグ116があり、埋め込み酸化膜層2 から成る領域と、ゲート酸化膜8、ゲート電極9より構 成されている。 案子非形成部5は素子分離用酸化膜10で 構成されている。さらに、上記案子非形成部5には、目 リコン層3に素子形成部4と素子非形成部5がある。業子 形成する。この導電性のシリコン基板1もしくは導電性 基板13上に埋め込み酸化膜層2があり、その上の上部シ

ある。このような構成により、チャネル領域下の基板電

は導電性基板13とを接続する基板電位制御用電極12bが

位を確実に制御することができ、しかも従来例とは異な り裏面から制御するので面積ロスがなくなるといった効

果が得られる。

内には、チャネル領域7と導電性のシリコン基板1もしく

効果トランジスタにおいて、眩電界効果トランジスタの 非形成部に少なくとも1個のプラグを具備し、骸館界効 果トランジスタのチャネル領域下に基板電位制御用電極 【甜求項1】201基板の上部シリコン層に形成した電界 を具備することを特徴とする半導体装置。 特許請求の範囲

【請求項2】S01基板の上部シリコン層の1部に紫子形成 タを形成する工程と、配線パターン、保護膜を順次形成 として、該電界効果トランジスタのチャネル領域下の該 埋め込み酸化膜を開口し、基板電位制御用電極を形成す を埋め込む工程と、眩素子形成部に電界効果トランジス する工程と、該シリコン基板を裏面から除去し、該プラ **グを露出する工程と、該プラグを目印、位置合わせキー** とも1個の閉口部を設ける工程と、該閉口部内にプラグ 部を形成する工程と、該案子形成部以外の領域に少なく る工程とを含む半導体装置の製造方法。

【請求項3】プラグが、金属、あるいは絶縁物、あるい は空隙であることを特徴とする請求項1に記載の半導体

[請求項4] プラグが、金属、あるいは絶縁物、あるい は空隙であることを特徴とする請求項2に記載の半導体

[発明の詳細な説明]

[0001]

【発明に属する技術分野】本発明は、S01を用いた電界 効果トランジスタ及びその製造方法に関するものであ

[0002]

べ寄生容量が小さいので、高速動作及び低消費電力を可 とにより、その電極を通じて、基板電位を制御する方法 めている技術の一つであり、パルク型トランジスタに比 ジスタは、基板電位をとらずに動作させると、基板に少 【従来の技術】近年、SOI型トランジスタは、注目を集 能としている。しかしながら、部分空乏型301型トラン 数キャリアが蓄積され、基板浮遊効果により、S01トラ ンジスタ特有のキンク現象など特性劣化の原因となる。 [0003] 従来の技術では、MOSトランジスタのチャ ネル領域の1部をゲート電極とは別の電極に接続するこ

[0004]以下図面を参照しながら、上記した基板電 位制御技術の一例にしいて説明する。

御可能な電界効果トランジスタのパターンを示す概略平 面図である。図4において、801基板上にチャネル領域21 し電極25に接続されており、この引き出し電極25によっ [0005] なお、この技術は特別平7-273340号に記 されている。ゲート電極23によって覆われていないチャ 載されたものが知られている。図4は従来の基板電位制 ゲート電極23はチャネル領域21gのみを覆うように形成 ネル領域21bは、チャネルコンタクト24を介して引き出 a、b及びソース/ドレイン拡散層22が形成されており、

て、チャネル領域21a、bの基板領域にたまった不要な電 荷を引き抜くことができる。

[9000]

【発明が解決しようとする課題】しかしながら上記のよ うな構成では、以下のような問題点を有している。同グ 一下幅のトランジスタに比べ電流駆動力が低下し、同駆 動力のトランジスタに比べ面積的なロスが大きい。

トランジスタにおいて、面積ロスおよび基板浮遊効果の ない、 高性能なSOI型トランジスタとその製造方法を提 【0007】本発明の目的は、SOI基板上に形成された 供することにある。

[8000]

素子形成、配線工程を行なった後、素子形成前に素子分 **離用酸化酸に形成した目印、位置合わせ用プラグをもと** に、裏面からチャネル領域下の埋め込み酸化膜層にコン タクトホールを開け、電極を埋め込み、基板電位を制御 する。従来例と異なり、基板電位を裏面から制御するこ 【課題を解決するための手段】上記問題点を解決するた めに、本発明の501型トランジスタでは、 501基板上の とで面積ロスがなくなる。

[6000]

【発明の実施の形態】

(実施の形態1) 以下本発明の実施の形態について、図 1、2を参照しながら説明する。

1の実施の形態について半導体装置の断面図を示すもの 【0010】図1は201構造の断面図、図2は本発明の第

【0011】まず、図1は、シリコン基板1、埋め込み酸 化膜層2、上部シリコン層3から構成されるSOI (Silicon On Insulator) 基板を示している。次に図2に示すよう ン領域6およびチャネル領域7から成る領域と、ゲート酸 化膜8、ゲート電極9より構成されている。素子非形成部 配案子非形成部5には、目印、位置合わせ用プラグ11bが あり、上記埋め込み酸化膜局2内には、チャネル領域7と 素子非形成節5がある。 菜子形成部4は、ソース、ドレイ 導電性のシリコン基板16しくは導電性基板13とを接続 リコン基板1もしくは導電性基板13上に埋め込み酸化膜 5は素子分離用酸化膜10で構成されている。さらに、上 する基板電位制御用電極12bがある。半導体装置の構成 だ、図2では、図1のシリコン基板1が導電性のシリコン 基板1、もしくは導電性基板13である。この導電性のシ **層2があり、その上の上部シリコン層312素子形成部4と** に、図1の基板上にMOS型トランジスクを形成する。た は、以上のようになっている。

用プラグ11bと埋め込み酸化膜層2内の基板館位制御用電 とができ、しかも従来例とは異なり裏面から制御するの により、チャネル領域下の基板電位を確実に制御するこ 【0012】特に、素子非形成部4の目印、位置合わせ 極12bを具備している点が特徴である。このような構成 で面積ロスがなくなるといった効果が得られる。

参照しながら説明する。図3は本発明の第2の実施の形態

【0013】以下本発明の実施の形態について、図3を

について半導体装置の工程断面図を示すものである。ま **雑用酸化膜10を形成後、 Si02膜である楽子分離用酸化**

ず、図3(a)に示すように、上部シリコン園3上に素子分

【発明の効果】以上のように本発明は、シリコン基板、 くて面積ロスなく基板電位を制御することができる。

[図画の簡単な説明]

[図1] 201基板の概略断面図

[図2] 本発明の第1の実施例におけるSOI型トランジス

【図4】従来の基板電位をとることができる電界効果ト

[符号の説明]

シリコン基板

後、保護膜15の全面をCAP(Chemical Mechanical Polis

hing) 法などにより平坦にする。

[0015] 次に、図3(d)に示すように、研磨時の強度 を上げるため研磨支持金属板16を保護膜15の上に貼り付 ける。さらにシリコン基板1を埋め込み酸化膜層2に達す

[0014] 次に、図3(c) に示すように、素子形成部4

上に、必要な配線工程14、保護膜15の堆積を行なった

埋め込み酸化膜層

ハース、ドワイン領域

チャネル領域

ゲート電極

目印、位置合わせ用プラグ コンタクトホール 1 P 2 a

3 導電性基板

[0016] さらに、金属プラグ116を目印にウェハの 位置合わせを行ってから、同目印でチャネル領域7の下

グしにくいからである。

配線

研磨支持基板

る。このコンタクトホール12aはチャネル領域71c達して 12a及び全面にCVD法によりアルミニウムなどの金属を堆

の埋め込み酸化膜層2にコンタクトホール12aを形成す

いる。コンタクトホール形成後、そのコンタクトホール

積し、基板電位制御用電極13bを形成する。さらにパタ

ーニングを行い他素子との配線を施す。

24 チャネルコンタクト (従来例)

ソース/ドレイン電極 (従来例) 26

実にチャネル領域7下の基板電位を制御することが可能

[0018]

801 基板上に形成した、801型電界効果トランジスタにお 埋め込み酸化膜層、上部シリコン層の3層構造からなる いて、チャネル領域下の埋め込み酸化膜扇にコンタクト ホールを開け、電極を埋め込むことにより、従来例に比 ヒり、基板浮遊効果も抑制できる。

る。さらに、その位置合わせ用ホールIIaにCVD (Chemic

ため、下部のシリコン基板1に達するまでエッチングす

al Vapor Deposition) 法によりタングステンなどの金

膜10の中央部を目印、位置合わせ用ホール11aの形成の

属を埋め込み、目印、位置合わせ用金属プラグ11b を形 成する。このプラグ11bは、裏面からシリコン基板1を取

タ構造の概略断面図

を開けるための目印を兼ねている。この工程の後、案子

り除いた後、ウエハの位置を合わすのための目印と、チ

ャネル領域7下の埋め込み酸化膜層にコンタクトホール 形成部4に素子を形成する (図3(b))。 なお、このプラ グ11bは、金属以外の絶縁物プラグもしくは、空隙でも

[図3] 本発明の第2の実施例における501型トランジス 9の製造方法の概略断面図

シジスタのパターンを示す概略平面図

上部シリコン圏

苯十形成部

案子非形成部

お、研磨時の強度が充分である場合は、保護膜15の平坦

化工程および研磨支持金属板16は不要である。また、

るまで (図中下から上に) CAP法により研磨する。な

ゲート酸化膜

3

案子分離用酸化膜

コールの木容波やヒドラジン、イソプロピルアルコール

の木溶液などのアルカリ系溶液のエッチングでもよい。

これらのアルカリ系溶液を用いる理由は、選択比の違い によりシリコンはエッチングするが、酸化膜はエッチン

の工程は、研磨に限らず、エチレンジアミン、ピロカテ

1a 目印、位置合わせ用ホール

基板電位制御用電極

保護膜

21a, b チャネル領域 (従来例) 9

22 ソース/ドレイン拡散層(従来例) 23

ゲート電極(従来例)


引き出し電極 (従来例)


【0017】以上のように、素子非形成部5にプラグ11b

を形成し、これを目印にしてチャネル領域7と接続する コンタクトホール12aを形成することができるので、確

紫子領域 (従来例)

Ŧ





[図4]

[<u>8</u>3]

